【問題1】 UDP協(xié)議棧是否支持ARP和ICMP協(xié)議？答： 目前UDP IP核支付ARP協(xié)議，但僅同時保存一路物理地址，也就是僅支持一對一的通信。ICMP協(xié)議尚未開發(fā)，如果有需求，可以聯(lián)系。【問題2】 有沒有支持TCP協(xié)議的IP核？答：TCP協(xié)議實現(xiàn)非常復(fù)雜，暫時沒有此方面的IP核。【問題3】 該IP核是否支持萬兆網(wǎng)？答：該IP核目前支持的是...
明德?lián)P產(chǎn)品交流【匯總貼】
02_培訓(xùn)班產(chǎn)品交流【請點擊】03_MDY承接項目服務(wù)交流【請點擊】04_MDY源代碼和IP【請點擊】05_MDY 模塊【請點擊】06_MDY專題課產(chǎn)品交流 【匯總貼1】包含SDRAM和DDR課，高手修煉專題課，調(diào)試技巧專題課，F(xiàn)lFO架構(gòu)專題課，溫度檢測專題課，邊緣檢測專題課【請點擊】07_MDY專題課產(chǎn)品交流【匯總貼2】包含PCIE專題課，光纖項目專題課，JESD204B專題課【請點擊】08_千兆網(wǎng)專題課匯總貼【請點擊】09_時序約束專題課匯總貼【請點擊】...
明德?lián)P書籍交流【匯總貼】
01_《手把手教你學(xué)FPGA設(shè)計》答疑【請點擊】02_《FPGA至簡設(shè)計原理與應(yīng)用》答疑【請點擊】03_至簡設(shè)計法交流【請點擊】...
FPGA設(shè)計基礎(chǔ)交流【匯總貼】
FPGA設(shè)計基礎(chǔ)交流【匯總貼】01_VERILOG語法問題【請點擊】02_FIFO問題的討論帖【請點擊】03_時鐘和PLL問題的交流【請點擊】04_RAM常見問題交流【請點擊】05_波形問題交流【請點擊】06_測試文件答疑【請點擊】07_鎖存器問題的交流【請點擊】08_常見接口交流【請點擊】 09_閱讀代碼方法【請點...
FPGA軟件工具交流【匯總貼】
一.軟件工具交流【匯總貼】01_QUARTUS問題【匯總貼】 【請點擊】02_VIVADO問題【匯總貼】 【請點擊】03_MODELSIM/仿真問題【匯總帖】【請點擊】04_在線調(diào)試工具(SIGNALTAP chipscope vivado)問題【匯總貼】【請點擊】...
明德?lián)P軟件系統(tǒng)交流【匯總貼】
一、軟件與FPGA交互系統(tǒng)視頻教程http://old.mdy-edu.com/wentijieda/20210409/1220.html?1617957124二、MDY寄存器功能描述模板http://old.mdy-edu.com/wentijieda/20210409/1221.html?1617957258三、明德?lián)P軟件系統(tǒng)V2.2http://old.mdy-edu.com/wentijieda/20210409/1222.html?1617957404四、問題交流【1.1】請教一下...