（1） 快速掌握（本部分是學習verilog的重要部分，配有verilog語法介紹和訓練題目，大部分都包含有視頻。verilog內容有很多，但如果是設計的話，我們只用了很少一部分內容，明德揚的VERILOG就是學習設計部分，所以才稱之為快速掌握。）
點我開始學習
（2） 設計規范（本部分講述了MDY的設計規范，這僅是一般性規范，規定了信號命名、時鐘復位和一般性設計規范，應該來說是很通用的）
點我開始學習
（3） 測試文件（本部分是測試文件的編寫。設計文件和測試文件有很大的不同，設計文件限制性很強，只能用有限的幾種語法；而測試文件很隨意，想怎么用就怎么用。但是測試文件一般是不太關心的，寫得好寫得不好，也無所謂，能解決問題就行。所以一般公司不會規范測試文件。測試文件也要掌握一下，本部分首先講了測試文件的構成，然后是5個測試文件的進階練習，據反映還是有一定難度的，愿意挑戰的就來試下。
點我開始學習
溫馨提示：明德揚2023推出了全新課程——邏輯設計基本功修煉課，降低學習FPGA門檻的同時，增加了學習的趣味性，并組織了考試贏積分活動
http://www.cqqtmy.cn/ffkc/415.html
（點擊→了解課程詳情?）感興趣請聯系易老師：13112063618（微信同步）
明德揚除了培訓學習還有項目承接業務，擅長的項目主要包括的方向有以下幾個方面：
1. MIPI視頻拼接
2. SLVS-EC轉MIPI接口(IMX472 IMX492)
3. PCIE采集系統
4. 圖像項目
5. 高速多通道ADDA系統
6. 基于FPGA板卡研發
7. 多通道高靈敏電荷放大器
8. 射頻前端
需要了解相關信息可以聯系：易老師13112063618（微信同號）