明德?lián)P潘老師講解的筆試面試題，歷年來(lái)的筆試題都有講解，要找工作的收起來(lái)
建議先下載題目文件進(jìn)行做題，而后看答案講解視頻哈！
一、題目文件：
二、逐題詳細(xì)講解：
第一題：
Write a sequence of 3-bit grey code. Can you derive a general equation to convert binary to grey code? [AMD 2008]
第二題：
怎樣將一個(gè) single-bit 信號(hào)從快時(shí)鐘域送到慢時(shí)鐘域，或慢送到快？Multi-bit 信號(hào)呢？[AMD 2008]
第三題：
設(shè)計(jì)一個(gè)計(jì)算連續(xù) Leading Zeros 個(gè)數(shù)的電路。輸入 8-bit，輸出 4-bit。[AMD 2008]
第四題：
出下面兩個(gè)狀態(tài)機(jī)的邏輯綜合圖，并說(shuō)明兩種寫(xiě)法的優(yōu)缺點(diǎn)！[凹凸 2008]
第五題：設(shè)計(jì)地址生成器。[nVidia 2008]
要求依次輸出以下序列：
0,8,2,10,4,12,6,14,1,9,3,11,5,13,7,15,
16,24,18,26,.................................,31,
32,40,34,42,.................................,47,
48,56,50,58,.................................,63,
64,72,66,76,.................................,79
第六題：
假設(shè)存在 positive clock skew 為 10ns，問(wèn)最高電路頻率。[SIRF 2008]
能容忍的最大 positive clock skew
能容忍的最大 negative clock skew
positive clock skew：DFF2 的 clock 比 DFF1 的來(lái)的晚
negative clock skew：DFF2 的 clock 比 DFF1 的來(lái)的早
Tsetup=1ns Thold=1ns Tclk->q=1ns
第七題：
阻塞賦值和非阻塞賦值的區(qū)別[Trident]
第八題：
化簡(jiǎn)代碼使硬件盡可能少[Trident]
第九題：
2進(jìn)制的 1101.101 變成十進(jìn)制是多少？[Trident]
第十題：
下面哪種寫(xiě)法會(huì)產(chǎn)生 latch？為什么？[SIRF 2008]
第十一題：
從仿真的角度設(shè)計(jì)測(cè)試 32(bit)*32(bit)的乘法器能否正常工作的過(guò)程？
第十二題：
從仿真的角度設(shè)計(jì)測(cè)試 1024-depth 的 SRAM 能否正常工作的步驟或過(guò)程，功能：有 10 位的讀寫(xiě)指針，并且讀操作與寫(xiě)操作可以同時(shí)進(jìn)行，負(fù)責(zé)讀和寫(xiě)的部分由一個(gè)控制器控制。
第十三題：
報(bào)文替換 ID 的功能
第十四題：
flip-flop 和 latch 的區(qū)別，rtl 中 latch 是如何產(chǎn)生的[SIRF 2008]
第十五題：
多時(shí)鐘域設(shè)計(jì)中，如何處理跨時(shí)鐘域信號(hào)？[SIRF 2008]
第十六題：
鎖存器比寄存器省面積，但為什么在 IC 設(shè)計(jì)中通常使用寄存器？[SIRF 2008]
第十七題：
用verilog/vhdl寫(xiě)一個(gè)fifo控制器(包括空，滿(mǎn)，半滿(mǎn)信號(hào))。（飛利浦－大唐筆試）
reg[N-1:0] memory[0:M－1]; 定義FIFO為N位字長(zhǎng)容量M
第十八題：
FPGA 的片上RAM 資源，可以在設(shè)計(jì)中如下哪些應(yīng)用？
a、ShiftRegister b、ROM
c、RAM d、FIFO
第十九題：
下列哪些屬于時(shí)鐘約束？
a、set_false_path b、set_input_path
c、set_max_delay d、set_multicycle path
第二十題：
FPGA可以有哪些工藝？
a、SDRAM b、SRAM c、EEPOM b、DDR e、FLASH
第二十一題：
下列哪些是FPGA片內(nèi)資源？
a、RAM b、LUT c、DSP d、SDRAM
第二十二題：
下列哪些選項(xiàng)是FPGA設(shè)計(jì)中必須的設(shè)計(jì)約束？
a、管腳約束 b、跨時(shí)鐘域約束
c、時(shí)鐘周期約束 d、片上RAM位置約束
第二十三題：
判斷：FPGA中，需要一個(gè)1MByte的存儲(chǔ)空間，用片上RAM實(shí)現(xiàn)即可。
第二十四題：
判斷：Latch 和Register 的結(jié)構(gòu)是不同的，Latch 是電位控制器件，Register是時(shí)序控制器件。
第二十五題：
判斷：FPGA設(shè)計(jì)中，訪(fǎng)問(wèn)FLASH的速度比DDR快.
第二十六題：
闡述以下數(shù)字電路中時(shí)鐘屬性：(1) Jitter ：時(shí)鐘抖動(dòng) (2) clock_skew ：時(shí)鐘偏移。問(wèn)題：這兩個(gè)不同嗎？
（點(diǎn)我觀(guān)看第十八-二十六題解題思路）
溫馨提示：明德?lián)P2023推出了全新課程——邏輯設(shè)計(jì)基本功修煉課，降低學(xué)習(xí)FPGA門(mén)檻的同時(shí)，增加了學(xué)習(xí)的趣味性，并組織了考試贏積分活動(dòng)
http://www.cqqtmy.cn/ffkc/415.html
（點(diǎn)擊→了解課程詳情?）感興趣請(qǐng)聯(lián)系易老師：13112063618（微信同步）
明德?lián)P除了培訓(xùn)學(xué)習(xí)還有項(xiàng)目承接業(yè)務(wù)，擅長(zhǎng)的項(xiàng)目主要包括的方向有以下幾個(gè)方面：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(IMX472 IMX492)
3. PCIE采集系統(tǒng)
4. 圖像項(xiàng)目
5. 高速多通道ADDA系統(tǒng)
6. 基于FPGA板卡研發(fā)
7. 多通道高靈敏電荷放大器
8. 射頻前端
需要了解相關(guān)信息可以聯(lián)系：易老師13112063618（微信同號(hào)）
本文TAG：
上一篇：沒(méi)有了！下一篇：沒(méi)有了！