一、項(xiàng)目背景
明德?lián)P(MDY)為中科院某所研制一款X射線采集和處理設(shè)備，該設(shè)備采用了AD8488和AD9244兩款芯片進(jìn)行X射線的采集，采用FPGA進(jìn)行處理，并通過千兆網(wǎng)口上送至上位機(jī)處理。
二、硬件原理
高能射線轟擊碲鋅鎘晶體后，在晶體內(nèi)形成空穴，在晶體上施加一個高壓電場，使電子快速轉(zhuǎn)移。AD8488接收到傳感器輸出的電荷，經(jīng)過芯片內(nèi)部轉(zhuǎn)換、放大，被高速ADC采集。轉(zhuǎn)換后的數(shù)據(jù)經(jīng)過對齊、組幀，通過千兆網(wǎng)傳輸至上位機(jī)。最后由Matlab將接收到的數(shù)據(jù)轉(zhuǎn)換為能譜圖像。項(xiàng)目整體框圖如圖1所示：
2.1碲鋅鎘（CZT）探測器碲鋅鎘晶體
是一種性能優(yōu)良的核輻射探測器材料，對X、γ射線有很高的探測效率和很好的能量分辨率，而且可以在室溫下工作。對于碲鋅鎘核輻射探測器。當(dāng)X、γ射線等高能粒子射線打入探測器的介質(zhì)晶體時，射線粒子會與介質(zhì)晶體中的原子產(chǎn)生能量交換，使射線很快損失掉一部分能量，這部分能量被晶體中的原子所吸收，促使其電子從滿帶躍遷到導(dǎo)帶上，從而在導(dǎo)帶產(chǎn)生電子，在滿帶剩余空穴，這便形成了可以用來形成電信號的電子-空穴對。在介質(zhì)晶體的兩端電極上加一高壓外加電場，在高壓電場作用下介質(zhì)晶體內(nèi)部的電子-空穴對分別向兩端電極漂移，電信號通過電極被收集起來，在兩端電極上形成微弱的感應(yīng)電流。當(dāng)前，碲鋅鎘探測器兩個重要發(fā)展方向是：多塊大體積并行探測器和面元陣列探測器。前者由多塊體積大于1cm的碲鋅鎘晶體陣列組成，這類探測器解決了單個探測器體積小，總探測效率低的缺點(diǎn)，大大縮短了測量時間，尤其適于便攜式譜儀系統(tǒng)，可應(yīng)用于環(huán)境、港口、鐵路貨物等的放射性監(jiān)測。后者是由碲鋅鎘晶體面元陣列組成，主要應(yīng)用于核醫(yī)學(xué)、天體物理等領(lǐng)域的能譜成像。本項(xiàng)目采用的是碲鋅鎘晶體面元陣列作為前端傳感器。
2.2電荷積分放大器原理
圖1為運(yùn)放積分放大器的電路圖
圖1理想積分放大器電路圖
根據(jù)運(yùn)放虛短可知，反向端與同相端電壓相等，又由虛斷可知，通過R1的電流與通過C1的電流相等。通過R1的電流為：
由此可得，運(yùn)放的輸出電壓等于對輸入電壓在時間上的積分。若輸入端為電荷采集裝置的話，那么運(yùn)放的輸出與輸入端的電荷量成正比。兩部分組合起來就是電荷積分放大器。
2.3AD8488簡介
AD8488是一款128通道模擬前端，為高性能數(shù)字X射線系統(tǒng)而設(shè)計(jì)。它的模擬通道由一個積分器和增益可選的單端轉(zhuǎn)低阻抗差分輸出組成。該模擬通道將X射線或光電二極管檢波器收集的電荷轉(zhuǎn)換成電壓信號。通道由CMOS晶體管組成，這些晶體管采用典型高輸入阻抗的CMOS門。該設(shè)備的積分器采用一系列可選電容值，產(chǎn)生與電荷有關(guān)的電壓，可適應(yīng)廣泛的輸入電荷值。單端輸入轉(zhuǎn)差分輸出電壓放大器位于積分器之后，在這里偏移和低頻噪聲電壓從輸入電壓中減去。一條128:1通道差分MUX位于緩沖器之后，驅(qū)動模擬輸出緩沖。同時還提供開關(guān)驅(qū)動器和某些數(shù)字計(jì)時功能；這些功能全部集成在255引腳BGA基板上。全部128通道的電荷轉(zhuǎn)換是同步進(jìn)行的，之后便采用7位地址編碼生成順序電壓輸出讀數(shù)。一共兩次序列，對全部128通道進(jìn)行采樣。邏輯控制輸入CS_A和CS_B分別選擇通道地址的下限和上限64模塊。
2.4AD8488工作原理
AD8488電路結(jié)構(gòu)如圖2所示：
圖2AD8488電路結(jié)構(gòu)圖
如圖所示，AD8488主要由四部分構(gòu)成。分別為前置電荷量轉(zhuǎn)換器、差分輸出選擇器、輸出緩沖器和時序/控制部分。前置電荷量轉(zhuǎn)換器為128通道電荷積分放大器，每一個通道由一個放大器，一個低通濾波器和一個二級放大器構(gòu)成。電路結(jié)構(gòu)圖如圖3所示：
圖3電荷量轉(zhuǎn)換器結(jié)構(gòu)圖
前端采集到的電荷信號通過第一級積分放大器進(jìn)行轉(zhuǎn)換，共有四檔可選。各檔位轉(zhuǎn)換參數(shù)如圖4所示：
圖4電荷積分放大器轉(zhuǎn)換參數(shù)
這四檔分別由四種不同容值的反饋電容（CF1）控制。當(dāng)CF1=0.45pF時，輸出典型值為2.3V/pC（單位為伏特每皮庫倫，指每積分1皮庫倫，輸出為1V。1pC=C）；當(dāng)CF1=1.1pF時，輸出典型值為1.1V/pC，以此類推。CF1容值越大，增益越低。第二級低通濾波器實(shí)際上是一個保持裝置，由一個電阻R1和一個電容構(gòu)成。第一級放大器輸出的電壓信號通過R1給電容充電，以便于第二級放大器對進(jìn)行積分放大。因此相當(dāng)于一個低通濾波器。的參數(shù)由GNSEL[3..0]選擇，參數(shù)如圖5所示：
圖5參數(shù)選擇表
注：GNSEL[3..0]寄存器只能選擇的容值，并不代表增益。上圖中所表示的增益實(shí)際上是當(dāng)二級放大器的反饋電容為0.5pF是，不同的容值下對應(yīng)的增益。第三級放大器與第一級相同，也是一個電荷積分放大器。只不過第一級輸出的電壓信號是對芯片輸入的電荷量的積分，然后該電壓信號對第二級的電容進(jìn)行充電，之后通過第二級放大器對的電荷量積分，最終輸出新的電壓信號，形成二次放大的效果。第二級積分放大器增益由CF2控制，共有10檔，增益單位為V/V。注：因?yàn)榈谝患壏糯笃饕呀?jīng)將電荷信號轉(zhuǎn)換為電壓信號，因此第二級放大器的電壓為伏特每伏特。增益表如圖6所示：
圖6第二級積分放大器增益表
2.5AD8488的控制時序
圖7AD8488控制時序圖
AD8488的控制時序如圖7所示。主要控制信號如下：
SWIRST是指IRST，用于控制第一級積分器的開關(guān)
GNSEL0~3，用于控制中間部分的開關(guān)，0~3是并行的關(guān)系
SWHOLD是指HOLD信號，用于控制通路
SWGRST是指GRST信號，用于控制增益放大器的部分。
采集開始前，全局信號復(fù)位，RST信號拉低半個CLK。GRST信號拉高至少6.1us，旁路第二級放大，6.1us后拉低。HOLD信號在積分時拉高18.1us，18.1us后，也就是進(jìn)行通道選通的時候拉低，斷開前端積分放大電路，防止影響后端采樣。后端數(shù)據(jù)選通總共占133個CLK，由CK_EN信號控制前/后64通道，由GATED_CLK來控制各64通道的輸出。其中CK_EN還控制著前/后64通道的控制寄存器，具體控制時序如圖8所示：
圖8AD8488控制寄存器時序
2.6信號采集
信號采集部分使用了AD9244模數(shù)轉(zhuǎn)換器，該芯片是一款65MSPS，14bit的ADC芯片。AD9244電路原理圖如圖9所示：
圖9AD9244原理圖
信號輸入采用直流耦合的方式，為了防止9244輸入飽和，將R6和R7改為1k。8488輸出共模電壓為2.048V，9244與8488共用同一個參考電壓，因此9244的零點(diǎn)即為8488的零點(diǎn)。
三、軟件設(shè)計(jì)
3.1FPGA工程架構(gòu)
FPGA工程架構(gòu)如圖10所示：
圖10FPGA工程架構(gòu)
3.2FPGA工程功能
上位機(jī)或者硬件信號控制ad8488芯片的采集使能和復(fù)位，打包ad采集128通道的所有數(shù)據(jù)，并通過網(wǎng)口傳輸?shù)缴衔粰C(jī)。
上位機(jī)可配置ad采集的幀數(shù)量、每幀采集輪次、各通道采集數(shù)據(jù)閾值；
上位機(jī)可配置ad8488芯片采集時序和采集增益；
上位機(jī)可配置重讀包文序號和重讀使能，支持重讀每次采集的任意AD數(shù)據(jù)包文；
支持上位機(jī)指令返回；
每采集完一幀數(shù)據(jù)就向上位機(jī)發(fā)送該幀數(shù)據(jù)的所有包文；
AD采集數(shù)據(jù)為0xff時替換為0xff（通道數(shù)據(jù)間的分隔符是0xff避免采集數(shù)據(jù)和分隔符混淆）。
3.3模塊介紹
FPGA工程共分為四個模塊，分別是放大器時序產(chǎn)生模塊、采集
數(shù)據(jù)處理模塊、采集幀標(biāo)識產(chǎn)生模塊、指令解析模塊，各模塊框圖如
下：
放大器時序產(chǎn)生模塊放大器時序產(chǎn)生模塊根據(jù)參數(shù)和放大器控制邏輯生成放大器控制和增益配置時序。
圖11放大器時序產(chǎn)生模塊
采集數(shù)據(jù)處理模塊采集數(shù)據(jù)處理模塊用于切除8488時序中不需要的ADC數(shù)據(jù)；根據(jù)8488時序，對應(yīng)通道與ADC數(shù)據(jù)；不同通道之間添加分隔符；一幀數(shù)據(jù)采集完成后添加幀標(biāo)識標(biāo)簽。
圖12采集數(shù)據(jù)處理模塊采集幀標(biāo)識產(chǎn)生模塊采集幀標(biāo)識產(chǎn)生模塊根據(jù)時鐘計(jì)算當(dāng)前幀和當(dāng)前輪。
圖13采集幀標(biāo)識產(chǎn)生模塊
指令解析模塊指令解析模塊用于解析上位機(jī)下發(fā)的指令。指令格式數(shù)據(jù)長度短，需在包文后面補(bǔ)一定數(shù)量的0x00，避免包文過短被路由器丟掉。
圖14指令解析模塊
四、總結(jié)
AD8488和AD9244組合，對微弱電荷信號進(jìn)行采集，不僅可以應(yīng)用于高能物理方面，在壓電、質(zhì)譜、能譜、射線等等。本系統(tǒng)配合CZT傳感器，在X射線探測上已經(jīng)取得了初步驗(yàn)證，證明本系統(tǒng)的設(shè)計(jì)合理，采集精度高，通道間串?dāng)_小，且裝置體積小巧，使用靈活。設(shè)計(jì)中還發(fā)現(xiàn)了工頻噪聲被ADC采集到的問題。具體處理方式有兩點(diǎn)：
4.1、系統(tǒng)改用鋰電池進(jìn)行供電，直接排除工頻干擾。目前測試系統(tǒng)ADC底噪僅4bit，符合項(xiàng)目需求。
4.2、在數(shù)據(jù)處理時加入50Hz陷波處理。優(yōu)點(diǎn)是硬件靈活，不需要硬件濾波。目前該采集系統(tǒng)已經(jīng)設(shè)計(jì)成FMC子卡的形式，如圖15所示。該子卡配合明德?lián)PMP5620開發(fā)板，即可實(shí)現(xiàn)128通道電荷采集功能，可以用來進(jìn)行工程驗(yàn)證，減少前期試錯成本。
圖15AD8488FMC子卡
溫馨提示：明德?lián)P2023推出了全新課程——邏輯設(shè)計(jì)基本功修煉課，降低學(xué)習(xí)FPGA門檻的同時，增加了學(xué)習(xí)的趣味性，并組織了考試贏積分活動
http://www.cqqtmy.cn/ffkc/415.html
（點(diǎn)擊→了解課程詳情?）感興趣請聯(lián)系易老師：13112063618（微信同步）
明德?lián)P除了培訓(xùn)學(xué)習(xí)還有項(xiàng)目承接業(yè)務(wù)，擅長的項(xiàng)目主要包括的方向有以下幾個方面：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(IMX472 IMX492)
3. PCIE采集系統(tǒng)
4. 圖像項(xiàng)目
5. 高速多通道ADDA系統(tǒng)
6. 基于FPGA板卡研發(fā)
7. 多通道高靈敏電荷放大器
8. 射頻前端
需要了解相關(guān)信息可以聯(lián)系：易老師13112063618（微信同號）