點擊下方的“create”進行創建,找到雙端口“FIFO(fifo_dc)”：
設置fifo的實體化保存路徑及實體化名稱。需要注意的是，“Instance Name“中輸入的名稱不是FIFO在頂層模塊中例化的模塊名，而是生成fifo后IP核內部的信號名前綴。
點擊“customize“，進入FIFO IP核設置界面，設置FIFO的深度、數據位寬以及標志信號，設置好后點擊”Configure”：
IP核生成成功，點擊“Close“關閉窗口：
點擊“Generate”，將生成的IP核添加進工程中：
FIFO IP核生成的文件夾及生成的IP核信息，其中“.sbx”文件是IP核的實體，需要添加進工程中去，“.v”文件中包含IP核的頂層信號。
打開生成的IP核V文件，可以看到IP核內部的信號名前綴加上了設置的名稱前綴。
在頂層中將V文件中的信號進行例化：
例化進頂層中后，FIFO IP核即可用于工程接下來的設計。如有不明白的地方可以加我的QQ：3358622769，我將會具體的向有需要的同學進行指導。期待與大家一起探討進步!
溫馨提示：明德揚2023推出了全新課程——邏輯設計基本功修煉課，降低學習FPGA門檻的同時，增加了學習的趣味性，并組織了考試贏積分活動
http://www.cqqtmy.cn/ffkc/415.html
（點擊→了解課程詳情?）感興趣請聯系易老師：13112063618（微信同步）
明德揚除了培訓學習還有項目承接業務，擅長的項目主要包括的方向有以下幾個方面：
1. MIPI視頻拼接
2. SLVS-EC轉MIPI接口(IMX472 IMX492)
3. PCIE采集系統
4. 圖像項目
5. 高速多通道ADDA系統
6. 基于FPGA板卡研發
7. 多通道高靈敏電荷放大器
8. 射頻前端
需要了解相關信息可以聯系：易老師13112063618（微信同號）