本文為明德揚原創文章，轉載請注明出處！
一、摘要
明德揚(MDY)在某個XILINX項目中，偶然性出現開機后通信出錯的情形，具體表現為反復開機測試400次后，約有1~2次通信異常，數據發不出去。經過定位，是某個FIFO出現異常，時鐘正常、復位無效、寫使能有效的情況，空信號empty一直為1，即一直保持為空的問題。
二、項目背景
FIFO是FPGA項目中使用最多的IP核，一個項目使用幾個，甚至是幾十個FIFO都是很正常的。通常情況下，每個FIFO的參數，特別是位寬和深度，是不同的。如果按照通常做法，每種位寬和參數，都要打開FIFO IP核界面、命名(命名不好不好分辨需要的FIFO)、設置參數、生成并編譯IP核，工作量可以想象出來是非常多的。
明德揚(MDY)在2021年承擔了多個基于XILINX芯片的研發項目，包括VPX網絡透明傳輸項目(芯片為XC7K325T-2FBG900)、某高端測試儀項目(芯片為XCKU060-FFVA1156)、某網閘設備項目(芯片為XC7Z030-FBG676)等，另外，明德揚自研了基于XC7K325T-2FBG900和基于XC7K410T-2FBG900芯片的核心板，在XILINX研發領域擁有豐富的經驗。
對于我們專門承接項目的團隊，絕不可忍受如此重復、枯燥、容易出錯的工作。經過精心研究，終于發現XILINX的原語：xpm_fifo_async，是可以可參數化FIFO的位寬和深度的。即在設計時，不用生成FIFO IP，直接例化xpm_fifo_async，例化時定義好位寬和深度，就可以使用了。關于具體的使用方法，可以留意我們新出的文章教程。
本問題的出現，就是在使用這個xpm_fifo_async時出現的。
三、問題現象
FPGA問題都不好定位，特別是偶然性出錯的問題，即使復現問題都要花大量精力。本問題出現的概率小于1%，即使概率如此之低，也是不得不去定位去做的工作。
在花費了一個月的時間，才定位到某個FIFO出現異常。為更加細致地確認是FIFO哪里出錯，使用ILA抓取FIFO的信號，包括寫使能、復位、空指示信號等。
如上圖所示，在FIFO寫使能有效時，empty信號仍然保持為空狀態，導致數據無法傳輸。更奇怪的是，即使復位了這個FIFO，仍然是同樣現象。
四、問題分析
該問題非常之奇怪，從邏輯角度講，時序是正確的，那么IP核就應該正確，是不應該出現此問題的。
懷疑是FIFO使用不正確，如FIFO滿后還在寫，或者FIFO空后仍在讀。特意在ILA觸發寫使能、寫滿信號同時為1，看兩者是否有同時有效，沒有觸發到，說明沒有問題。
懷疑是寫時序不正確：為此，我們還反反復復地觀測寫時序，捕捉開機后的第一個寫時序，也是沒問題的。
懷疑處于復位狀態：為此觀測復位信號，發現沒有處于復位狀態，沒有問題。
在思考了多種辦法后，問題沒有解決。為此，不得不認真查閱xpm_fifo_async的官方資料，查看步驟：
vivodo-PROJECT MANAGER-Language Templates-Verilog-Xilinx Parameterized Macros（XPM）-XPM-XPM_FIFO-Asynchronous FIFO (xpm_ fifo async)。
通過調閱vivado中有關FIFO的說明，終于發現了問題。
如上圖所示，復位信號rst要求同步于WR_CLK時鐘。而我們的復位信號是異步信號，不滿足要求。
五、解決方法
對 FIFO中的復位信號進行異步信號同步化處理，即對復位信號進行延遲兩拍處理，如下圖所示：
上圖中，aclr是異步復位信號，經過上圖中的148~153行的代碼，將該信號同步化，同步化后的rst_ff3可以認為同步于寫時鐘。將該信號連接到rst中，如圖中的第142行。
每3分鐘重啟一次，經過三天的嚴苛測試，再沒有出現通信異常問題，問題得到解決！！！
溫馨提示：明德揚2023推出了全新課程——邏輯設計基本功修煉課，降低學習FPGA門檻的同時，增加了學習的趣味性，并組織了考試贏積分活動
http://www.cqqtmy.cn/ffkc/415.html
（點擊→了解課程詳情?）感興趣請聯系易老師：13112063618（微信同步）
明德揚除了培訓學習還有項目承接業務，擅長的項目主要包括的方向有以下幾個方面：
1. MIPI視頻拼接
2. SLVS-EC轉MIPI接口(IMX472 IMX492)
3. PCIE采集系統
4. 圖像項目
5. 高速多通道ADDA系統
6. 基于FPGA板卡研發
7. 多通道高靈敏電荷放大器
8. 射頻前端
需要了解相關信息可以聯系：易老師13112063618（微信同號）