本工程實(shí)現(xiàn)PCIE的8通道速率2.2GBps通信，并驗(yàn)證數(shù)據(jù)的正確性。
本工程里已經(jīng)把PCIE部分做成一個(gè)封裝的模塊，對(duì)外提供的是fifo_wr(數(shù)據(jù)發(fā)送fifo)接口和fufi_rd(數(shù)據(jù)接收的fifo接口)，用戶只要操作fifo接口，無(wú)需關(guān)心PCIE的內(nèi)部驅(qū)動(dòng)。為了便于讀者更加明白，可以深入了解PCIE，我們將會(huì)制作一個(gè)PCIE的連載系列。
今天，首先說(shuō)一下自定義AXI4的IP核，至于AXI4和PCIE之間有什么聯(lián)系，敬請(qǐng)關(guān)注我們的連載系列文章。
在本篇文章中暫時(shí)先不講解AXI4協(xié)議，先來(lái)分享例化AXI4的自定義IP核詳細(xì)步驟。
一、 新建工程
為了節(jié)省篇幅，新建工程部分就不詳細(xì)講解，以下為我們新建好的工程：
二、 創(chuàng)建自定義IP
點(diǎn)擊"Tools"菜單下的"Create and Package New IP"，如下圖所示：
按照指引，點(diǎn)擊"next"：
選擇AXI4的IP核：
輸入IP核的名稱：
創(chuàng)建和使用AXI4的IP核
三、 生成BD文件
創(chuàng)建AXI4完畢之后系統(tǒng)會(huì)自動(dòng)生成一個(gè)bd文件:
四、 修改IP
五、 修改需求
在修改IP核之后系統(tǒng)會(huì)自定的給我們打開(kāi)另一個(gè)工程，我修改為我們自己的需求，打開(kāi)的工程如下所示：
修改自己的邏輯，添加自己的邏輯端口
六、 封裝IP
七、 驗(yàn)證IP
八、 編譯程
九、 調(diào)用自定義IP
以上就是我們自行定義IP和調(diào)用IP的全過(guò)程，對(duì)此操作有不懂的朋友可以在下方留言與我進(jìn)行交流，當(dāng)然也可以聯(lián)系明德?lián)P進(jìn)行更多討論！
溫馨提示：明德?lián)P2023推出了全新課程——邏輯設(shè)計(jì)基本功修煉課，降低學(xué)習(xí)FPGA門檻的同時(shí)，增加了學(xué)習(xí)的趣味性，并組織了考試贏積分活動(dòng)
http://www.cqqtmy.cn/ffkc/415.html
（點(diǎn)擊→了解課程詳情?）感興趣請(qǐng)聯(lián)系易老師：13112063618（微信同步）
明德?lián)P除了培訓(xùn)學(xué)習(xí)還有項(xiàng)目承接業(yè)務(wù)，擅長(zhǎng)的項(xiàng)目主要包括的方向有以下幾個(gè)方面：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(IMX472 IMX492)
3. PCIE采集系統(tǒng)
4. 圖像項(xiàng)目
5. 高速多通道ADDA系統(tǒng)
6. 基于FPGA板卡研發(fā)
7. 多通道高靈敏電荷放大器
8. 射頻前端
需要了解相關(guān)信息可以聯(lián)系：易老師13112063618（微信同號(hào)）