信號(hào)發(fā)生器是一種能提供各種頻率、輸出電平的電信號(hào)的設(shè)備，又稱信號(hào)源或振蕩器。其在各種電信系統(tǒng)的振幅、頻率、傳輸特性等電參數(shù)以及元器件的特性與參數(shù)的測(cè)量中得到了廣泛的應(yīng)用。
直接數(shù)字式頻率合成器（Direct Digital Synthesizer,DDS）是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)，其將先進(jìn)的數(shù)字處理理論與方法引入頻率合成技術(shù)，通過(guò)數(shù)/模轉(zhuǎn)換器將一系列數(shù)字量形式的信號(hào)轉(zhuǎn)換成模擬量形式的信號(hào)。
圖1 DDS實(shí)現(xiàn)原理
DDS的輸入是頻率控制字，其用來(lái)控制相位累加器每次增加的相位值，也相當(dāng)于一個(gè)步進(jìn)值。上圖就是一個(gè)典型的DDS工程，DDS工程一般可包括相位累加器、信號(hào)轉(zhuǎn)換器和DAC三部分，其具體功能為：
相位累加器：
每來(lái)一個(gè)時(shí)鐘脈沖，在原來(lái)相位值的基礎(chǔ)上會(huì)加上步進(jìn)得到最新的相位值，隨后將新的相位值輸出給信號(hào)轉(zhuǎn)換器。N位的相位累加器由N位加法器和N位累加寄存器組成，其具體工作過(guò)程為：每來(lái)一個(gè)時(shí)鐘脈沖，N位加法器將頻率控制字K與N位累加寄存器輸出的累加相位數(shù)據(jù)相加，并把相加后的結(jié)果送至累加寄存器的輸入端。累加寄存器一方面將上一時(shí)鐘周期作用后產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，使加法器在下一時(shí)鐘的作用下繼續(xù)與頻率控制字K相加；另一方面將這個(gè)值作為取樣地址送入幅度/相位轉(zhuǎn)換電路，幅度/相位轉(zhuǎn)換電路根據(jù)這個(gè)地址輸出相應(yīng)的波形數(shù)據(jù)。最后經(jīng)D/A轉(zhuǎn)換器和 LPF將波形數(shù)據(jù)轉(zhuǎn)換成所需要的模擬波形。
信號(hào)轉(zhuǎn)換器：
一般轉(zhuǎn)換器內(nèi)部有一片ROM，其事先保存了要產(chǎn)生波形的幅度值。根據(jù)輸入的相位值可以輸出該相位值所對(duì)應(yīng)的信號(hào)幅值。例如，可將一個(gè)完整周期的正弦波等距離分成128份并保存到轉(zhuǎn)換器的ROM當(dāng)中，當(dāng)相位值為0時(shí)，則輸出相位為0所應(yīng)對(duì)的幅度值，當(dāng)相位為100時(shí)，則輸出相位為100所對(duì)應(yīng)的幅度值。
DA轉(zhuǎn)換：
至簡(jiǎn)設(shè)計(jì)法教學(xué)板上的DAC芯片型號(hào)為DA9709，這是一款雙通道，位寬8bit的芯片，速率高達(dá)125MSPS，能夠滿足常用信號(hào)發(fā)生器、濾波信號(hào)輸出等需求。
實(shí)際位置如下所示。
圖2 教學(xué)板DA接口
該芯片采用48引腳小型LQFP封裝，具有高交流、直流性能。以下是本課程相關(guān)視頻和資料，歡迎大家下載學(xué)習(xí)！
教學(xué)視頻：
https://www.bilibili.com/video/BV1op4y1S7Sm/
工程文件：
01_mdyCfgDdsProject.zip 文檔資料：
MDY-信號(hào)發(fā)生器設(shè)計(jì).pdf 明德?lián)P軟件系統(tǒng)：
明德?lián)P軟件系統(tǒng)_V2.1.zip 百度網(wǎng)盤(pán)下載：
鏈接：https://pan.baidu.com/s/1c-doVqqcCFQKbiluz4eulg
提取碼：je5n
|
更多FPGA知識(shí)/案例，請(qǐng)到明德?lián)P論壇www.fpgabbs.cn學(xué)習(xí)。 |
