你是否存在以下這些情況？

1、 在網(wǎng)絡(luò)找著零散的資料？

   網(wǎng)絡(luò)資源多而零散，缺乏系統(tǒng)性，嚴(yán)重影響學(xué)習(xí)熱情；并且網(wǎng)絡(luò)資源質(zhì)量參差不齊，很有可能學(xué)到一些錯誤的知識。

2、 拿著厚厚一本Verilog語法書看，看會兒就困？

   語法這部分本來知識點就多，學(xué)起來相對枯燥，如果只看書自然會感覺枯燥無聊；走馬觀花看過一遍，結(jié)果發(fā)現(xiàn)什么也沒記住。

3、 語法上的問題不知道找誰請教?

無人教你，無人指導(dǎo)，無人請教，有些問題難住你，有可能百度都百度不到。

明德?lián)P專注FPGA教育教學(xué)8年，積累了豐富的教學(xué)資源，具備豐富的教學(xué)經(jīng)驗。

最新錄制全套Verilog快速掌握課程免費分享給大家。

明德?lián)PVERILOG課程目錄：

第一章 硬件描述語言VERILOG

第1節(jié) Verilog的歷史

第2節(jié) 綜合和仿真

2.1 綜合

2.2 仿真

2.3 可綜合設(shè)計

第3節(jié) 模塊結(jié)構(gòu)

3.1 模塊介紹

3.2 模塊名和端口定義

3.3 參數(shù)定義

3.4 接口定義

3.5 信號類型

3.6 功能描述

3.7 模塊例化

第4節(jié) 信號類型

4.1 信號位寬

4.2 線網(wǎng)類型wire

4.3 寄存器類型reg

4.4 wire和reg的區(qū)別

第5節(jié) 功能描述-組合邏輯

5.1 程序語句

5.2 數(shù)字進(jìn)制

5.3 算術(shù)運算符

5.4 邏輯運算符

5.5 按位邏輯運算符

5.6 關(guān)系運算符

5.7 移位運算符

5.8 條件運算符

5.9 拼接運算符

第6節(jié) 功能描述-時序邏輯

6.1 always語句

6.2 D觸發(fā)器

6.3 時鐘

6.4 時序邏輯代碼和硬件

6.5 阻塞賦值和非阻塞賦值

配套視頻：

課程目標(biāo)：6小時掌握Verilog語法

課程資料下載鏈接：https://pan.baidu.com/s/1BAgmlPmgl6smm1vTEIuqcg 
提取碼：jcyx

明德?lián)P2020年全面推行學(xué)習(xí)路上，有我相伴的"陪伴式學(xué)習(xí)計劃"，周一到周六專職老師值班提供學(xué)習(xí)答疑服交流。