信號名

位寬

I/O

功能

clk

1

I

工作時鐘，由IP核輸出時鐘sclk提供

rst_n

1

I

復位信號，低電平有效

rd_burst_req

1

I

外部輸入讀請求信號

wr_burst_req

1

I

外部輸入寫請求信號

rd_burst_addr

28

I

外部輸入讀請求地址

wr_burst_addr

28

I

外部輸入寫請求地址

rd_burst_data_valid

1

O

控制模塊讀出到外部的有效數據

wr_burst_data_req

1

O

控制模快輸出到外部的寫請求確認信號，外部收到此信號，開始寫入數據

rd_burst_data

64

O

控制模塊輸出到外部的數據

wr_burst_data

64

I

外部輸入的寫數據

burst_finish

1

O

app_rst_n

1

O

控制器輸出的IP核復位信號

app_init_start

1

O

控制器輸出的IP核初始化開始信號

app_cmd

4

O

控制器輸出的IP核指令信號

app_cmd_valid

1

O

控制器輸出的IP核指令有效信號

app_addr

28

O

控制器輸出的IP核地址信號

app_cmd_burst_cnt

1

O

命令突發計數輸出，指示給定的讀或寫命令被控制器自動重復的次數。控制器還根據命令的突發長度順序生成每個重復命令的地址

app_ofly_burst_len

1

O

控制器輸出的當前命令及時突發長度

app_write_data

64

O

控制器輸出給IP核的外部寫入數據

app_data_mask

8

O

用于寫數據的數據掩碼。每個位屏蔽本地寫數據的對應字節

app_init_done

1

I

IP核輸入的初始化完成信號

app_cmd_rdy

1

I

IP核輸入的命令準備信號

app_datain_rdy

1

I

IP核輸入的數據寫入準備信號

app_read_data

64

I

IP核輸入的從DDR3中輸出的數據

app_read_data_valid

1

I

IP核輸入的讀出數據有效信號

app_wl_err

1

I

IP核輸入的寫錯誤指示信號

app_rt_err

1

I

IP核輸入的讀錯誤指示信號

信號名

位寬

I/O

功能

clk_in

1

I

系統的工作時鐘

rst_n

1

I

復位信號，低電平有效

app_rst_n

1

I

異步復位信號，只對內存設備進行復位，不會重置IP核

app_init_start

1

I

IP核初始化開始信號

app_cmd

4

I

IP核指令信號

app_cmd_valid

1

I

IP核指令有效信號

app_addr

28

I

控制器輸出的IP核地址信號

app_cmd_burst_cnt

1

I

命令突發計數輸出，指示給定的讀或寫命令被控制器自動重復的次數。控制器還根據命令的突發長度順序生成每個重復命令的地址

app_ofly_burst_len

1

I

當前命令及時突發長度

app_write_data

64

I

控制器輸出給IP核的外部寫入數據

app_data_mask

8

I

用于寫數據的數據掩碼。每個位屏蔽本地寫數據的對應字節

clocking_good

1

O

時鐘穩定信號

burst_finish

1

O

突發讀/寫操作完成

app_init_done

1

O

IP核輸出的初始化完成信號

app_cmd_rdy

1

O

命令準備輸出信號，有效時表示內存準備好接收下一個命令和對應的地址，只持續一個時鐘周期

app_datain_rdy

1

O

IP核輸出的數據輸入準備完成輸出信號。當它有效時，表示內存已經準備好接收數據

app_read_data

64

O

IP核輸入的從DDR3中輸出的數據

app_read_data_valid

1

O

讀數據有效輸出信號，當其有效時，表示數據總線上的數據有效讀出

app_wl_err

1

O

IP核輸出的寫錯誤指示信號

app_rt_err

1

O

IP核輸出的讀錯誤指示信號

em_ddr_addr

15

O

內存地址總線，內存的多路復用行和列地址。

em_ddr_ba

3

O

內存的bank地址

em_ddr_cke

1

O

控制器生成的內存時鐘使能信號

em_ddr_clk

1

O

控制器產生的內存時鐘，最高可達到400M

em_ddr_cs_n

1

O

內存片選

em_ddr_data

16

I/O

內存雙向數據總線

em_ddr_dm

2

O

DDR3內存寫數據掩碼，為字節級寫屏蔽字節通道

em_ddr_dqs

2

I/O

內存雙向數據頻閃

em_ddr_odt

1

O

內存終止控制

em_ddr_cas_n

1

O

內存列地址頻閃

em_ddr_ras_n

1

O

內存行地址頻閃

em_ddr_reset_n

1

O

IP核向內存發送的異步復位信號，低電平有效

em_ddr_we_n

1

O

內存寫使能