學習FPGA不難，難就難在FPGA的“準備工作”太多。很多人學不會，因為前期準備不足，所以才會導致后面的問題出現！非核心知識，用到什么學什么，這是明德揚一貫的學習觀點。
fpga學習你需要準備什么呢？
1、Verilog學習準備verilog你不拿去用就學，那你可能會把整本書都學習一遍。如果你去根據項目需要來學，你會發現原來verilog用來用去就那幾句語法。所以你提前學習一下verilog的知識。
2、時序約束的學習準備
項目中遇到時序問題了，所以我們要學時序和時序約束。提前學習一下時序課程對你后面學習起來更輕松，沒有時序課程可以到明德揚官網學習，明德揚提供了大量的在線免費fpga時序約束課程視頻。
3、其他課程學習準備
項目中資源不足了，因此我們去想節省資源的方法，如了解FPGA結構、速度換資源、代碼結構優化等內容。項目中時鐘速度快不了，因此我們要學流水線。這些知識只有遇到了，才會有深刻的印象。很多人又說，我都沒項目做，那豈不是不要學了？幸好明德揚全日制就業班都想到這個情況，把項目中遇到的問題，都弄成練習題，供同學們學習，這樣就保證了學員能夠學到真本事了。
